定点原码两位乘法器的设计.doc

沈阳航空工业学院
课 程 设 计 报 告
课程设计名称：计算机组成原理课程设计
课程设计题目：定点原码两位乘法器的设计
院（系）：计算机学院
专 业：计算机科学与技术
班 级：
学 号：3
姓 名：翟峰
指导教师：李平
完成日期：2006年12月31日
目 录
沈阳航空工业学院 I
第1章 总体设计方案 1
设计原理 1
设计思路 3
设计环境 4
第2章 功能模块的设计与实现 5
顶层电路的设计与实现 5
5
5
基本功能模块的组成及工作原理 7
7
9
10
11
仿真调试 13
第3章 编程下载与硬件测试 14
编程下载 14
硬件测试及结果分析 14
参考文献 16
附 录（电路原理图） 17
第1章 总体设计方案
设计原理
定点原码两位乘与定点原码一位乘一样，符号位的运算和数值部分是分开进行的，但为了提高运算速度，所以采用了原码两位乘，因为原码两位乘是用乘数的末两位的状态来决定新的部分积如何形成，可提高运算速度。
乘数和被乘数都用原码表示。
两位乘数有四种可能的组合，每种组合对应与以下操作：
00——相当与0*X。部分积+0，右移两位；
01——相当与1*X。部分积+X，右移两位；
10——相当与2*X。部分积+2X，右移两位；
11——相当与3*X。部分积+3X，右移两位。
与一位乘法比较，多出了+2X和3X两种情况。把X左移1位即得到2X，在机器内通常采用左斜送一位来实现。可是+3X一般不能一次完成，如分成两次进行，又降低了计算速度。解决问题的办法是：以（4X-X）来代替3X运算，在本次运算中只执行-X，而+4X则归并到下一步执行，此时部分积以右移了两位，上一步欠下的+4X已变成+X，在实际线路中要用一个触发器C来记录是否欠下+4X，若是，则C变为1。因此实际操作用Yi-1 ，Yi ，C三位来控制，运算规则如下所示：
组合值 Yi-1 Yi C 操作 C值变化
0 0 0 0 部分积＋0；右移两位 C=0
1 0 0 1 部分积＋x；右移两位 C=0
1 0 1 0 部分积＋x；右移两位 C=0
2 0 1 1 部分积＋2x；右移两位 C=0
2 1 0 0 部分积＋2x；右移两位 C=0
3 1 0 1 部分积－x；右移两位 C=1
3 1 1 0 部分积－x；右移两位 C=1
4 1 1 1 部分积＋0；右移两位 C=1
定点原码两位乘法器实现的功能应如下面例子所示，设计的电路应实现下面
例子给定的功能。
用原码两位乘方法求X*Y，已知X=0.，Y=0.。
、
.
部分积
0
X
2X
-X
被乘数
乘数
选择器
ALU 加法器
移位电路
控 制
电 路
最低两位移出
定点原码两位乘法器逻辑电路框图

设计思路
我所设计的定点原码两位乘法器是用一个乘数模块，一个被乘数模块和部分积模块以及移位电路和选择器构成。
定点原码两位乘法器顶层的乘法器采用原理图设计输入方式，原码两位乘的整体设计包含一个乘数模块，一个被乘数模块和部分积模块以及移位电路和选择器
作为底层设计，采用Verilog 设计输入方式。
采用硬件描述语言进行电路设计并实现给定的功能，设计