第二章ARM微处理器及其硬件体系结构.pptx

该【第二章ARM微处理器及其硬件体系结构 】是由【zhangkuan1436】上传分享，文档一共【41】页，该文档可以免费在线阅读，需要了解更多关于【第二章ARM微处理器及其硬件体系结构 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第二章ARM微处理器及其硬件体系结构

1、冯·诺依曼体系结构模型
指令寄存器
控制器
数据通道
输入
输出
中央处理器
存储器
程序
指令0
指令1
指令2
指令3
指令4
数据
数据0
数据1
数据2
2、冯·诺诺依曼体系系的特点
1)数据与与指令都存存储在存储储器中
2)被大多多数计算机机所采用
3)ARM7——冯诺依依曼体系
3、哈佛体体系结构
指令寄存器
控制器
数据通道
输入
输出
中央处理器
程序存储器
指令0
指令1
指令2
数据存储器
数据0
数据1
数据2
地址
指令
地址
数据
4、哈佛体体系结构的的特点
1)程序存存储器与数数据存储器器分开2)提供了了较大的数数存储器带带宽
3)适合于于数字信号号处理
4)大多数数DSP都都是哈佛结结构
5)ARM9是哈佛佛结构
5、CISC:复杂杂指令集((ComplexInstructionSetComputer)
具有大量的的指令和寻寻址方式
8/2原则则:80%的程序只只使用20%的指令令
大多数程序序只使用少少量的指令令就能够运运行。
6、RISC:精简简指令集((ReducedInstructionSetComputer)
在通道中只只包含最有有用的指令令
确保数据通通道快速执执行每一条条指令
使CPU硬硬件结构设设计变得更更为简单
为增加处理理器指令流流的速度,,ARM7系列使使用3级流流水线.
允许多个操操作同时处处理,而非非顺序执行行。
Decode
Fetch
Execute
从存储器中读取指令
解码指令中用到的寄存器
寄存器读(从寄存器Bank)
移位及ALU操作
寄存器写(到寄存器Bank)
PC PC
PC-4 PC-2
PC-8 PC-4
ARM Thumb
PC指向正正被取指的的指令,而而非正在执执行的指令令
7、流水线线技术:几个指令可可以并行执执行
提高了CPU的运行行效率
内部信息流流要求通畅畅流动
该例中用6个时钟周周期执行了了6条指令令
所有的操作作都在寄存存器中(单单周期执行行)
指令周期数(CPI)=1
Cycle
Operation
ADD
SUB
ORR
AND
EOR
ORR
1
2
3
4
5
6
7
8
9
F
D
E
F
D
E
F
E
F
D
E
F
D
E
D
F
D
E
W
F–取指 D–解码 E–执行
M
8、最佳流流水线
9、超标量量执行
超标量CPU采用多多条流水线线结构
执行1
预取
指令CACHE
译码2
译码1
执行2
执行1
预取
译码2
译码1
执行2
流水线1
流水线2
数据
10、高速速缓存(CACHE)
1、为什么么采用高速速缓存
微处理器的的时钟频率率比内存速速度提高快快得多,高高速缓存可可以提高内内存的平均均性能。
2、高速缓缓存的工作作原理
高速缓存是是一种小型型、快速的的存储器,,它保存部部分主存内内容的拷贝贝。
CPU
高速缓存控制器
CACHE
主存
数据
数据
地址
11、总线和总线线桥
CPU
低速设备
桥
数据
高速总线
存储器
高速设备
高速设备
低速总线