2020年数电选择题.doc

1、,,它们的逻辑关系是(A)。A. B. C. 2、由集电极开路门构成的逻辑电路如图所示,则它所完成的逻辑功能是F=( C )。A、A⊕B B、 C、 D、3、74LS138是3线-8线译码器,译码输出为低电平有效,若输入A2A1A0=100时,输出= B 。,、引起组合逻辑电路中竟争与冒险的原因是(D)A、逻辑关系错;B、干扰信号;C、电路延时;D、电源不稳定。5、时序逻辑电路中一定包含A。 、如图时序电路的初始状态为,经过2个时钟脉冲作用后其状态为。BA、B、C、D、7、如果一个半导体储存器中有m位地址线,则应有()个储存单元,若输出位数为n位,则其存储容量为( )位。(D)A:m、m×nB:2m、2nC:2m、2nD:2m、2m×n8、下列哪种电路没有稳态(A)(C)。、某计数器由四个触发器组成,触发器时钟脉冲及输出端、、、的波形如图所示,高位到低位依次是到,则该计数器是(C)计数器。A十二进制加法 B十二进制减法 C十进制加法 D十一进制加法1、A2、C3、B4、C5、A6、B7、D8、A9、C10、C1、在何种情况下,“或非”运算的结果是逻辑“0”。(D)“0” “1”“0”,其它输入为“1”“1”2、在下列逻辑电路中,不是组合逻辑电路的是(D)。、逻辑数F=A+B,当变量的取值为(C)时,将出现冒险现象。=C==C==1,C==0,B=04、时序逻辑电路中一定是含(A)、8—3线优先编码器(74LS148)中,8条输入线~同时有效时,优先级最高为I7线,则输出线的状态是(A)、下列触发器中没有约束条件的是___D__。 A基本RS触发器 B主从RS触发器 C钟控RS触发器 D边沿D触发器7、在CP作用下,欲使T触发器具有Qn+1=的功能,其T端应接(A)A、1B、0C、D、8、由集电极开路门构成的逻辑电路如图所示,则它所完成的逻辑功能是F=( C)。⊕B B. C. 、用n个触发器构成计数器,可得到最大计数长度是(C)。-110、如果触发器的次态仅取决于CP(A)时输入信号的状态,就能够克服空翻。(下降)、D2、D3、C4、A5、A6、D7、A8、C9、C10、A1、,,它们的逻辑关系是(A)。A. B. C. 2、由集电极开路门构成的逻辑电路如右图所示,则它所完成的逻辑功能是F=( A)。A、A⊕B B、 C、 D、3、能够代换下图所示组合电路的一个门电路是B。 D.=1AF110K4、设所给电路均为TTL电路,能实现逻辑功能的电路是(D)。1ENAF1=1AF1、ABCD5、74LS138是3线-8线译码器,译码输出为低电平有效,若输入A2A1A0=100时,输出= B 。,、引起组合逻辑电路中竟争与冒险的原因是(D)A、逻辑关系错;B、干扰信号;C、电路延时;D、电源不稳定。7、时序逻辑电路中一定包含A。 、在CP作用下,欲使T触发器具有=的功能,其T端应接(A)A、1B、0C、D、9、如图时序电路的初始状态为,经过两个时钟脉冲作用后其状态为(B)。A、B、C、D、10、在同步计数器中,各触发器状态改变时刻(A)。A、相同B、不相同C、与触发器有关D、与电平相同11、下列哪种电路没有稳态(C)、某计数器由四个触发器组成,触发器时钟脉冲及输出端、、、的波形如图所示,高位到低位依次是到,则该计数器是(C)计数器。A、十二进制加法B、十二进制减法 C、十进制加法D、十一进制加法13、一个振荡器电路中晶振元件的标称频率是6MHz,电容为30PF,则该电路输出信号的频率是(A)A、6MHZB、2MHZC、3MHZD、12MHZ14、用n个触发器构成计数器,可得到最大计数长度是(C)。-115、将一个最大幅值为5V的模拟信号转换为数字信号,要使模拟信号每变化10mV,数字信号的最低发生变化应选用(D)位的A/D转换器。A、6B、7C、8D、ACD1、555定时器输出状态的改变有A现象,回差电压为。,,,,2、电路