集成逻辑电路的连接和驱动.ppt

集成逻辑电路的连接和驱动一、实验目的1、掌握TTL、CMOS集成电路输入电路与输出电路的性质。2、掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。二、实验预****要求1、自拟各实验记录用的数据表格,及逻辑电平记录表格。2、熟悉所用集成电路的引脚功能。3、认真复****知识要点所述内容。三、实验原理1、TTL电路输入输出电路性质当输入端为高电平时,输入电流是反向二极管的漏电流,电流极小。其方向是从外部流入输入端。当输入端处于低电平时,经内部电路流出输入端,电流较大,当与上一级电路衔接时,将决定上级电路应具的负载能力。。低电平输出时,允许后级电路灌入电流,随着灌入电流的增加,输出低电平将升高,一般LS系列TTL电路允许吸收后级20个LS系列标准门的灌入电流。。2、CMOS电路输入输出电路性质系列的输入阻抗可高达1010Ω,输入电容在5pf以下,,。因CMOS电路的负载能力较小,仅可驱动少量的CMOS电路。当输出端负载很轻时,输出高电平将十分接近电源电压;输出低电平时将十分接近地电位。在高速CMOS电路54/74HC系列中的一个子系列54/74HCT,其输入电平与TTL电路完全相同,因此在相互取代时,不需考虑电平的匹配问题。3、集成逻辑电路的衔接在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时,前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。可用下列几个表达式来说明连接时所要满足的条件VOH(前级)≥ViH(后级)VOL(前级)≤ViL(后级)IOH(前级)≥n×IiH(后级)IOL(前级)≥n×IIl(后级)n为后级门的数目(1)TTL与TTL的连接TTL集成逻辑电路的所有系列,由于电路结构形式相同,电平配合比较方便,不需要外接元件可直接连接,不足之处是受低电平时负载能力的限制。表2-1列出了74系列TTL电路的扇出系数。表2-1(2)TTL驱动CMOS电路TTL电路驱动CMOS电路时,由于CMOS电路的输入阻抗高,故此驱动电流一般不会受到限制,但在电平配合问题上,低电平是可以的,高电平时有困难,因为TTL电路在满载时,输出高电平通常低于CMOS电路对输入高电平的要求,因此为保证TTL输出高电平时,后级的CMOS电路能可靠工作,通常要外接一个提拉电阻R,如图2-1所示,,R的取值为2~,这时TTL后级的CMOS电路的数目实际上是没有什么限制的。图2-1TTL电路驱动CMOS电路(3)CMOS驱动TTL电路CMOS的输出电平能满足TTL对输入电平的要求,而驱动电流将受限制,主要是低电平时的负载能力。表4-2列出了一般CMOS电路驱动TTL电路时的扇出系数,从表中可见,除了74HC系列外的其它CMOS电路驱动TTL的能力都较低。表2-2既要使用此系列又要提高其驱动能力时,可采用以下两种方法:a、采用CMOS驱动器,4050是专为给出较大驱动能力而设计的CMOS电路。b、几个同功能的CMOS电路并联使用,即将其输入端并联,输出端并联(TTL电路是不允许并联的)。(4)CMOS与CMOS的衔接CMOS电路之间的连接十分方便,不需另加外接元件。对直流参数来讲,一个CMOS电路可带动的CMOS电路数量是不受限制,但在实际使用时,应当考虑后级门输入电容对前级门的传输速度的影响,电容太大时,传输速度要下降,因此在高速使用时要从负载电容来考虑。CMOS电路在10MHz以上速度运用时应限制在20个门以下。