数字锁相环的FPGA设计与实现-PPT课件.ppt

该【数字锁相环的FPGA设计与实现-PPT课件 】是由【kuailonggua】上传分享，文档一共【18】页，该文档可以免费在线阅读，需要了解更多关于【数字锁相环的FPGA设计与实现-PPT课件 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。数字锁相环的FPGA设计与实现1设计一个全数字锁相环路,。。,、,这一类属于模拟锁相法另有一类是采用高稳定度的振荡器(信号钟),从鉴相器所获得的与同步误差成比例的误差信号不是直接用于调整振荡器,而是通过一个控制器在信号钟输出的脉冲序列中附加或扣除一个或几个脉冲,这样同样可以调整加到鉴相器上的位同步脉冲序列的相位,达到同步的目的,这种电路可以完全用数字电路构成全数字锁相环路。4全数字锁相环的构成数字鉴相器数字环路滤波器DCO全数字环一般组成如图所示,它由数字鉴相器、数字滤波器与数字压控振荡器(DCO)三个数字电路部件组成5数字锁相环原理框图相位比较器n次分频器或门扣除门(常开)整形附加门(常闭)滞后脉冲超前脉冲接收码元位同步脉冲输出晶振a路b路数字锁相环由信号钟、控制器、分频器、相位比较器组成。6数字锁相环基本原理信号钟包括一个高稳定度的晶体振荡器和整形电路。若接收码元的速率为F=1/T,那么振荡器频率设定在nF,经整形电路之后,输出周期性脉冲序列,其周期T0=1/(nF)=T/n。。控制器:包括图中的扣除门(常开)、附加门(常闭)和“或门”,它根据比相器输出的控制脉冲(“超前脉冲”或“滞后脉冲”)对信号钟输出的序列实施扣除(或添加)脉冲。7分频器:是一个计数器,每当控制器输出n个脉冲时,它就输出一个脉冲。控制器与分频器的共同作用的结果就调整了加至比相器的位同步信号的相位。这种相位前、后移的调整量取决于信号钟的周期,每次的时间阶跃量为T0,相应的相位最小调整量为Δ=2πT0/T=2π/n。相位比较器:将接收脉冲序列与位同步信号进行相位比较,以判别位同步信号究竟是超前还是滞后,若超前就输出超前脉冲,若滞后就输出滞后脉冲。数字锁相环基本原理8910