第七章(新)并行输入输出接口.ppt

第七章并行 I/O 接口技术主要内容 1、接口技术概述 2、 MCS-51 内部并行 I/O 端口 3、简单并行 I/O 口的扩展 4、 8155 可编程外围并行接口芯片的扩展 5、 LED/ 键盘接口的扩展 7. 1 系统扩展、接口概述 1、系统扩展单片机虽然各功能部件齐全,但容量较小,如:片内 ROM 、 RAM 、 I/O 口,不够用时需要扩展, 扩展三总线、 ROM 、 RAM 、 I/O 口。 2 、系统接口微机与外设连接因速度不匹配、信号类型不同(脉冲、模拟)、传输方式不同(串、并),需要有接口电路实现电路连接和逻辑联接。接口是计算机与外设信息交换的桥梁。 3、接口电路应具备的功能(1)输入有缓冲、输出有锁存; (2)有应答联络信号; (3)有片选、控制信号; (4)有编程选择工作方式功能。 7. 1 系统扩展、接口概述 4、单片机系统的扩展与接口原理结构(如下图) 扩展三总线的产生一、三总线地址、数据、控制总线二、三总线的扩展用 74LS373 作为地址锁存器,使数据和地址信号分开。 74LS373 是三态 8D 触发器。 扩展三总线的产生地址总线扩展电路及地址锁存器 74LS373 允许输出控制 -51 内部并行 I/O 端口 MCS-51 单片机有 4 个双向并行的 8位 I/O 端口, 即 P0 ~ P3 。 P0 口为三态双向口,可驱动 8个 TTL 电路, P1 、 P2 、 P3 口为准双向口(作为输入时,口线被拉成高电平,故称为准双向口),其负载能力为 4个 TTL 电路。 口的结构图 2-3 P0 口的一位结构图 D Q CLK Q MUX 读锁存器内部总线写锁存器读引脚地址/数据控制 T1 T2P0口引脚下图为 P0 口的某位 (n=0~7) 结构图,它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出, P0 口既可以作为 I/O 用,也可以作为地址/数据线用。 1)P0 口作为普通 I/O 口①输出时 CPU 发出控制电平“0”封锁“与”门,将输出上拉场效应管 T 1截止,同时使多路开关 MUX 把锁存器与输出 D Q CLK Q MUX 读锁存器内部总线写锁存器读引脚地址/数据控制 T1 T2P0口引脚驱动场效应管 T 2栅极接通。故内部总线与 P0口同相。由于输出驱动级是漏极开路电路,若驱动 NMOS 或其它拉流负载时,需要外接上拉电阻。P0的输出级可驱动 8个LSTTL 负载。 D Q CLK Q MUX 读锁存器内部总线写锁存器读引脚地址/数据控制 T1 T2P0口引脚②输入时---- 分读引脚或读锁存器读引脚: 由传送指令(MOV )实现; 下面一个缓冲器用于读端口引脚数据,当执行一条由端口输入的指令时,读脉冲把该三态缓冲器打开, 这样端口引脚上的数据经过缓冲器读入到内部总线。 D Q CLK Q MUX 读锁存器内部总线写锁存器读引脚地址/数据控制 T1 T2P0口引脚