ORCAD原理图与PadsPCB图的同步.doc

原理图与PCB图的同步
在原理图中，进行相关的原理性设计修改后，执行菜单命令“Tools/Create Netlist”，创建网表文件，如下图所示：
在弹出的对话框中，选择右上角的标签“other”,将出现如下对话框。进行设原理图与PCB图的同步
在原理图中，进行相关的原理性设计修改后，执行菜单命令“Tools/Create Netlist”，创建网表文件，如下图所示：
在弹出的对话框中，选择右上角的标签“other”,将出现如下对话框。进行设置如下：
在Formatters下面的列表框中选择“”。
在PCB Footprint中的文本框内，输入“{PCB Footprint},{Value}”。
注意：{PCB Footprint}后面的{Value}是必要的，这样当原理图中某些元器件的Value属性更改后，可通过网表文件导入到PCB中，更新PCB中相应元器件的Value属性。
单击“Browse”按钮设定所要生成的网表文件的存放路径和文件名(文件名后缀一定要为“.asc”，否则无法导入到PCB中)。。
单击“确定”按钮完成网表文件的生成
用PADS创建一个新的PCB文件()。执行“File/Import”菜单命令
，导入网表文件。如下图所示：
在弹出的“File Import”对话框中，选择刚刚生成的网表文件，。
将网表文件导入后，保存该PCB文件，然后关闭该文件。
打开旧的PCB文件，以便对其进行更新。
执行菜单命令“Tools/Compare/ECO”
在弹出的“Compare/ECO Tools”对话框中，选择“Documents”标签，进行如下设置：
在“Original Design to Compare and Update”中，将“Use Current PCB Design”前面的复选框选中。
在“New Design with Changes”中，选择“New Design File”下面的文件路径为刚刚生成的PCB文件，如“C:\Documents and Settings\zhangchuming\桌面\”
在“Out Options”中，将“Generate Differences Report”和“Generate ECO File”两项选中。
其它设置均默认
在上面的对话框中选择“Comparison”标签，进行如下设置：
在“Comparison Options”中，选中“Compare Part Decals”与“Compare Net Scheduling”两项。“Compare Part Placement”一项切记勿选！
在“Name Comparison Options”中选中第二项。
“Unused Pins”中的“Ignore the Unused Pins Net”可选可不选。若不选，在更新PCB文件时可能会报告相关的错误，不理它也没关系。
在“AttributeComparisonLevel”中