IntelX86CPU系列的寄存器PPT教案.pptx

IntelX86CPU系列的寄存器
学****寄存器知识的意义
掌握系统软件设计
汇编嵌入在C语言中的编写
Boot loader的设计(BSP)
理解Intel CPU的发展趋势
深刻理解平台的体系结构
编写更高质量的代码
编译器底层的优化
第1页/共25页
32位CPU系统级寄存器和数据结构(1)
大家在这张图中,注意寄存器类别之间的关系.
1
2
2
3
3
4
第2页/共25页
32位CPU系统级寄存器和数据结构(2)
逻辑地址 线性地址物理地址转换图
页框
选择符
偏移量
CR3
描述符表
15
0
31
0
0
22
31
12
11
21
段描述符
基地址
+
页目录
页表项
页内偏移值
页目录表
页表
页目录项
页表项
物理地址
逻辑地址
线性地址
第3页/共25页
寄存器分类介绍(1) -------通用寄存器
AX
BX
CX
DX
SP
BP
SI
DI
堆栈指针
源地址
基址指针
目的地址
指针寄存器
变址寄存器
数据寄存器
通用寄存器
如果前面带由大写字母E,
代表32位寄存器
第4页/共25页
寄存器分类介绍(2)
标志寄存器(EFLAGS register) ----only one
作用: 控制任务状态和模式切换、中断处理、(特权指令:运行在内核态下的代码)
Figure : System Flags in the EFLAGS Register
置标志位的有效位
看你具体要做什么,
对应的位置置有效的
标志位
第5页/共25页
寄存器分类介绍(3)
控制寄存器((CR0, CR1, CR2, CR3, and CR4)
作用:控制寄存器决定处理器的操作模式和当前执行任务的一些特征
种类:
CR0: 控制系统的工作模式和处理器的状态
CR1: 保留
CR2 :保留出错的线性地址
CR3:页目录基址的物理地址和PCD和PWT标志位(和CACHE有关)
CR4:.
由实模式转换到保护模式、二级页面映射机制的建立、中断处理等等,会用到这些寄存器,.
第6页/共25页
寄存器分类介绍(4)
控制寄存器(CR0, CR1, CR2, CR3, and CR4)
在这些寄存器中, 设置标志位的主要集中在CR0与CR4.
第7页/共25页
寄存器分类介绍(5)
控制寄存器(CR0, CR1, CR2, CR3, and CR4)
CR0
PG:分页有效时,置位为1,
CD: cache 缺失设置位
NW:直写无效(直写:高速缓存中的数据始终保持与主存储器中数据匹配 )
AM: 对齐功能屏蔽(与EFLAGS寄存器中 AC标志位一同使用)
WP:写保护
NE: 数字错误标志位(与浮点协处理器共同使用)
ET: ,支持 ntel 387 DX 数学协处理器指令.
TS: 每当任务切换时就设置该位,并且在解释协处理器指令之前测试该位
EM;该位表明是否需要仿真协处理器的功能
MP:协处理器监视标志位
PE: 保护模式使能,当设置有效位,,实模式.
第8页/共25页
寄存器分类介绍(6)
控制寄存器(CR0, CR1, CR2, CR3, and CR4)
CR3:
PCD:控制当前页目录表的缓冲,当设置清空时,,
PWT:,,直写有效.
CR4:
VME:,无效.
PVI:保护模式虚中断,当清空时,无效
TSD:,,只允许工作在特权级0.
DE:,表明DR4与DR5将产生没有定义的异常
PSE:当置位,使用4M的页面;清空,使用4K的页面
PAE:置位,,使用32位分页机制
MCE:置位,使用机器检查异常机制.
PGE:置位,,也不会被替换.
PCE:置位,表明使RDPMC指令工作在任何保护级别.
OSFXSR: