2021年门电路补充内容.ppt

CMOS反相器
Rp：PMOS管的电阻，Rn：NMOS管的电阻
*
门电路补充内容
*
电阻性负载CMOS反相器的电阻模型
电阻性负载的
戴维宁等效电路
Rp：PMOS管的电阻，Rn：NMOS管的电阻

*
门电路补充内容
*
电阻性负载CMOS器件的电阻模型（输出为低电平）
VOUT = ｘ［100/(100+667)］
=
电阻性负载的
戴维宁等效电路
*
门电路补充内容
*
电阻性负载CMOS器件的电阻模型（输出为高电平）
VOUT = (5V-) * [667/(200+667)] +
=
电阻性负载的
戴维宁等效电路
*
门电路补充内容
*
门电路补充内容
吸收电流和提供电流
吸收电流
提供电流
电阻性负载
电阻性负载
最大低态输出电流(mA)
最大低态输出电压(V)
最小高态输出电流(mA)
最小高态输出电压 (V)
负载
负载
上两个slides中吸收和提供电流各是多少？内部功耗是多少？
*
*
非理想输入时电路的特性
Iwasted = 5/(400+2500) =
功耗：Pwasted = 5*Iwasted =
Iwasted = 5/(4000+200)
功耗：Pwasted = 5*Iwasted
*
门电路补充内容
*
非理想输入时电路的负载特性
浪费的功率等于多少？
电阻性负载的
戴文宁等效电路
*
门电路补充内容
*
CMOS电路的动态电气特性
现代电路设计正朝着纯CMOS技术的方向演进，而CMOS器件具有很高的输入阻抗，因此直流负载效应常常可以忽略不计
CMOS输入端、封装和内部连线具有相当大的电容
电容充放电时间是构成电路/器件时延的主要因素之一
*
门电路补充内容
*
CMOS转换时间分析
影响转换时间的因素
晶体管的导通电阻
驱动的输入端的电容
寄生电容的来源
输出电路，2-10pF
输出和其它输入的连线电容，1pF/英寸或更多
输入电路，2-15pF
转换时间分析的
等效电路
*
门电路补充内容
*
门电路补充内容
CMOS转换时间分析—下降时间
其中RnCL为时间常数
tf = ns
下降时间
*
*