实验一 组合逻辑电路的设计与测试.doc

实验一组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图所示。图1-1组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量,并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。最后,用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为“1”。设计步骤:根据题意列出真值表如表1-1所示,再填入卡诺图表1-2中。表1-1 D0000000011111111A00001**********B0011001100110011C01010**********Z0000000100010111表1-2DABC000111100001111111101由卡诺图得出逻辑表达式,并演化成“与非”的形式Z=ABC+BCD+ACD+ABD=根据逻辑表达式画出用“与非门”构成的逻辑电路如图1-2所示。图1-2表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座,4012。按图1-2接线,输入端A、B、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口,按真值表(自拟)要求,逐次改变输入变量,测量相应的输出值,验证逻辑功能,与表1-1进行比较,验证所设计的逻辑电路是否符合要求。三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、4011×2(4012×3(4030(74LS86)四、实验内容(预****课本P192)1、设计用与非门组成的半加器电路。要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。设计一个一位全加器,要求用异或门和与非门组成。五、实验预****要求根据实验任务要求设计组合电路,并根据所给的标准器件画出逻辑图。如何用最简单的方法验证“与或非”门的逻辑功能是否完好?“与或非”门中,当某一组与端不用时,应作如何处理?六、实验报告1、列写实验任务的设计过程,画出设计的电路图。2、对所设计的电路进行实验测试,记录测试结果。组合电路设计体会。