ASIC低功耗设计.doc

三、(1)由于电容的充放电引起的动态功耗图(20)充放电转换图如图(20)所示:PMOS管向电容充电时,电容的电压从0上升到,而这些能量来自于电源。一部分能量消耗在PMOS管上,而剩余的则保存在电容里。从高电压向低转换的过程中,电容放电,电容中储存的能量消耗在NMOS管上。我们来推导一下:考虑从低电压转换到高电压的情况,NMOS和PMOS不同时导通。在转换过程中电源提供的能量为,而是转换后储存在电容里的能量。这两个等式说明电源提供的能量只有一半储存在电容里。另一半被PMOS管消耗掉了。为了计算总体能量消耗,我们不得不考虑器件的翻转。如果门每秒钟翻转次,那么表示能量消耗的翻转频率。随着数字电路集成度的提高,能量问题将成为人们关注的焦点。从以上分析看出,跟电源电压的平方成正比,因此降低供电电压对降低功耗有非常显著的意义。但是,降低供电电压对电路性能有一定的影响,这时我们可以考虑减小有效电容和减少翻转率。电容主要是由于晶体管的门和扩散电容引起的,因此降低由于电容的充放电引起的动态功耗方法之一是将晶体管设计得尽可能小,这种方法同样对提高电路的性能有很大的帮助。(2)短路电流引起的功耗在实际电路中,输入波形上升和下降时间为零是不可能的。在翻转过程中,当NMOS管和PMOS管同时导通的时候,有限的输入信号斜率使得在瞬间产生从到GND之间直流通路。假设电流是三角波,而反向器的上升和下降波形是对称的,我们来计算在翻转周期的能量消耗:我们计算平均能量消耗图(21)短路电路示意图短路电流的功耗同电路的翻转率是成正比,表示器件同时导通的时间,由器件的饱和电流决定,因此正比于晶体管的尺寸。峰值电流是输入和输出斜率比率的函数。其原因说明如下:静态CMOS反向器的输入从0变化到1,假设负载电容非常大,因此输出信号的下降时间比输入信号的上升时间长得多。在这种情况下,在输出信号变化以前,输入信号已经完成了瞬态变化,因此NMOS已经导通,但是输出电容来不及放电。而PMOS的源漏电压近似为零,因此器件关闭,不传递任何电流。这种情况下,电路电流约等于0。考虑相反的情况,输出电容非常小,因此输出的下降时间比输入的上升时间要短的多。在瞬态变化时,PMOS管的源漏电压是,从而保证了最大的短路电流。通过分析,我们知道当输出的上升/下降时间大于输入上升/下降时间的时候,短路功耗是最小的。从另一个方面讲,输出上升/下降时间不宜过大,否则会使电路的速度降低。(3)静态功耗电路消耗的静态功耗的表达式如下是电路在不翻转时的静态电流。理想CMOS反向器的静态电流等于0,因为PMOS和NMOS管不同时导通。实际的晶体管在源漏和衬底之间存在反向偏置的二极管,这个电流值是非常小可以忽略不计的。然而节点的漏电流是由热载流子产生的,漏电流的值随节点温度上升而增大。因此有必要保持操作环境在较低的温度。漏电流的另一个来源是晶体管的亚域值电流。当Vgs低于域值电压时,MOS晶体管存在源漏电流。域值电压越接近零,当Vgs=0时的漏电流就越大,消耗的静态功耗也就越大。因此域值电压不能太低,。(4)总功耗CMOS反向器的总功耗由以下三部分组成:典型的CMOS电路,电路节点电平翻转时对负载电容地充放电功耗是主要地功耗源。完美的设计能够将短路电流功耗限定在一定的范围内,当电路处于静态即保持