数字电路与逻辑设计课程设计.doc

课程设计说明书课程设计名称数字电路与逻辑设计专业计算机科学与技术班级150403班学生姓名陆文祥指导教师宋宇2016年12月19日课程设计任务书课程设计题目自动电子钟起止日期2016年12月19日—2016年12月30日设计地点1704设计任务及日程安排:设计任务:,检测范围10~99Hz,,,能发出八个音符5.(自选题目的设计任务和要求)日程安排:-,-、调试实验电路,-,设计电路,,,上交设计报告书注:此任务书由指导教师在课程设计前填写,发给学生座位本门课程设计的依据。题目::自动电子钟目录设计实验一 2设计实验二 2设计实验三 2设计实验四 2自选题目 2设计实验一实验题目:简易数字电子钟的设计与制作二、设计目的了解计时器主体电路的组成及工作原理;掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法; 3、熟悉集成电路及有关电子器件的使用; 三、实验要求要求设计一个能显示两位秒信号的数字电子钟,分电路设计、电路安装、电路调测三个阶段完成。实验内容(一).设计原理思路:本次设计以数字电子为主,分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计,然后将它们组合,来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器,如74ls90、74ls48,LED数码管及各种门电路和基本的触发器等,电路使用直流电源供电,很适合在日常生活中使用数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。数字电子钟由以下几部分组成:六十进制秒、分计数器、二十进制时计数器;以及秒、分、时的译码显示部分等。(二)实验电路图图1数字电子钟(三)元器件选择及介绍74LS90计数器是一种中规模二一五进制计数器。它由四个主从JK触发器和一些附加门电路组成,整个电路可分两部分,其中FA触发器构成一位二进制计数器;FD、FC、FB构成异步五进制计数器,在74LS90计数器电路中,设有专用置“0”端R1、R2和置位(置“9”)端S1、S2。将输出QA与输入B相接,构成8421BCD码计数器;B、将输出QD与输入A相接,构成5421BCD码计数器;C、表中H为高电平、L为低电平、×为不定状态。74LS90具有如下的五种基本工作方式:(1)五分频:即由FD、FC、和FB组成的异步五进制计数器工作方式。(2)十分频(8421码):将QA与CK2联接,可构成8421码十分频电路。(3)六分频:在十分频(8421码)的基础上,将QB端接R1,QC端接R2。其计数顺序为000~101,当第六个脉冲作用后,出现状态QCQBQA=110利用QBQC=11反馈到R1和R2的方式使电路置“0”。(4)九分频:QA→R1、QD→R2,构成原理同六分频。(5)十分频(5421码):将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1,即可构成5421码十分频工作方式。此外,据功能表可知,构成上述五种工作方式时,S1、S2端最少应有一端接地;构成五分频和十分频时,R1、R2端亦必须有一端接地。LM555555的8脚是集成电路工作电压输入端,电压为5~18V,表示;从分压器上看出,上比较器A1的5脚接在R1和R2之间,/3上;下比较器A2接在R2与R3之间,/3上。 1脚为地。2脚为触发输入端;3脚为输出端,输出的电平状态受触发器控制,而触发器受上比较器6脚和下比较器2脚的控制。  当触发器接受上比较器A1从R脚输入的高电平时,触发器被置于复位状态,3脚输出低电平;2脚和6脚是互补的,2脚只对低电平起作用,高电平对它不起作用,/3,此时3脚输出高电平。6脚为阈值端,只对高电平起作用,低电平对它不起作用,即输入 电压大于2 Ucc/3,称高触发端,3脚输出低电平,但有一个先决条件,/3时才有效。,输出电流最大可打200mA。 4脚是复位端,,不管2、6脚状态如何,输出端3脚都输出低电平。 5脚是控制端。7脚称放电端,与3脚输出同步,输出电平一致,但7脚并不输出电流,所以3脚称为实高(或低)、7脚称为虚高。元器件清单74LS90+5V直流电源10μ