数字频率计的设计.doc

长沙学院课程设计说明书题目数字频率计的设计系(部)电子与通信工程系专业(班级)姓名学号指导教师起止日期2009届课程设计(论文)课题任务书系(部):电子与通信工程系专业学生姓名指导教师课题名称数字频率计的设计内容及任务1:首先设计测频用含时钟使能控制的两位十进制计数器。在完成两位十进制计数器的基础上,用4个计数模块就能完成一个8位有时钟使能的十进制计数器。2:在设计内容1的基础上,完成2位十进制频率计主结构电路的设计。在完成2位十进制数字频率计主结构电路的基础上将其扩展为8位十进制数字频率计主结构电路。3:时序控制电路设计。4:在以上的设计基础上,设计能自动测频的实用2位十进制数字频率计。在完成2位十进制数字频率计的基础上将其扩展为8位十进制数字频率计。:当待测信号clk输入时钟信号时,clr信号具有清0功能,当计数使能控制信号enb为高电平时允许计数,低电平时禁止计数;当计数器低4位q[3..0]计到9时向计数器高4位q[7..4]:T-EN为高电平时允许设计内容1完成的十进制计数器对待测频率信号F-IN计数,低电平时停止计数,由锁存信号LOCK发出的脉冲,将设计内容1所完成的两位十进制计数器中的2个4位十进制数39锁存进8位锁存器中,并由8位锁存器分高低位通过总线H[6..0]和L[6..0]输出给7段BCD译码器译码输出显示,这就是测得的频率值。十进制显示39的7段译码值分别是6F和4F。此后由清0信号CLR对设计内容1所完成的2位十进制计数器清0,以备下一周期时用。在实际测频中,T-,则其允许计数的脉宽为1s,这样,数码管就能直接显示F-IN的频率值了。,还需增加一个测频时序控制电路,T-EN、LOCK和CLR,以便使频率计能顺利完成计数、锁存和清0,3个重要功能。该电路的工作时序波形图如图3所示,clk是测频控制时钟。。该电路中只有两个输入信号:待测频率输入信号F-IN和测频控制时钟CLK。:课题介绍,答疑,收集材料;第二天:设计方案论证;第三、四天:开始进行具体设计;第五天:编写设计说明和使用说明书。(数字部分)[M].北京:高等教育出版社,(部)主管领导意见年月日长沙学院课程设计鉴定表姓名学号专业电气工程及其自动化班级设计题目数字频率计的设计指导教师指导教师意见:评定等级:教师签名:日期:答辩小组意见:评定等级: 答辩小组长签名: 日期: 教研室意见:教研室主任签名:日期: 系(部)意见:系主任签名: 日期: 说明课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类;目录课程设计的目的和要求<1>课程设计内容<1>。<1>。<2>。<4>。<4>。<5>设计总结<5>经验心得<5>参考文献:(数字部分)[M].北京:高等教育出版社,2