精选题(体系结构).pptx

假设Cache的命中时间为1个时钟周期,失效开销为50个时钟周期,在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期(因为混合Cache只有一个端口,无法同时满足两个请求。按照前一章中有关流水线的术语,混合Cache会导致结构冲突),根据表5-4所列的失效率,:如前所述,约75%的访存为取指令。因此,分离Cache的总体失效率为:(75%×%)+(25%×%)=%根据表5-4,容量为32KB的混合Cache的失效率略低一些,%.比,哪种Cache的失效率更低?又假设采用写直达策略,且有一个写缓冲器,并且忽略写缓冲器引起的等待。请问上述两种情况下平均访存时间各是多少?访问两部分:平均访存时间=指令所占的百分比×(指令命中时间+指令失效率×失效开销)+数据所占的百分比×(数据命中时间+数据失效率×失效开销)所以,两种结构的平均访存时间分别为:平均访存时间分离=75%×(1+%×50)+25%×(1+%×50)=(75%×)+(25%×)=+==75%×(1+%×50)+25%×(1+1+%×50)=(75%×)+(25%×)=+=CPU时间=(CPU执行周期数+存储器停顿周期数)×时钟周期时间其中,存储器停顿周期数=访存次数×失效率×第一个例子。假设Cache失效开销为50个时钟周期,当不考虑存储器停顿时,所有指令的,Cache的失效率为2%,。试分析Cache对性能的影响。5精选ppt考虑Cache的失效后,性能为:CPU时间有cache=IC×(+(×2%×50))×时钟周期时间=IC××时钟周期时间CPU时间=IC×(CPIexe+────────)×时钟周期时间存储器停顿周期数指令数解::=(倍)。但若不采用Cache,则:CPI=+50×=:直接映象Cache和两路组相联Cache,试问它们对CPU的性能有何影响?先求平均访存时间,然后再计算CPU性能。分析时请用以下假设:⑴理想Cache(命中率为100%)情况下的CPI,时钟周期为2ns,平均每条指令。⑵两种Cache容量均为64KB,块大小都是32字节。⑶,在组相联Cache中,我们必须增加一个多路选择器,用于根据标识匹配结果从相应组的块中选择所需的数据。因为CPU的速度直接与Cache命中的速度紧密相关,所以对于组相联Cache,由于多路选择器的存。⑷这两种结构Cache的失效开销都是70ns。在实际应用中,应取整为整数个时钟周期。⑸命中时间为1个时钟周期,64KB直接映象%,相同容量的两路组%。