集成电路版图设计基础第2章：基本IC单元版图设计课件.ppt

集成电路版图设计基础basicsofIClayoutdesigninstructor:Jianghaoe-mail:******@*basicsoficlayoutdesign器件尺寸设计:如何根据电路性能要求去设计器件的尺寸?要设计多大的重叠区呢?我们的矩形要画得大些还是小一些呢?基本IC单元版图设计–CMOSlayoutschoolofphye*basicsoficlayoutdesign器件尺寸设计:如何根据电路性能要求去设计器件的尺寸-SPICE:SimulationProgramforICsEmphasis利用SPICE去确定器件尺寸。基本IC单元版图设计–CMOSlayoutschematicmathematicalmodelSPECSSPICEdevicesizeschoolofphye*basicsoficlayoutdesign器件尺寸设计:大尺寸器件的设计基本IC单元版图设计–CMOSlayout“细长的晶体管存在问题。”-对于FET工作而言,有氧化层绝缘是好的,也是必需的,但它引入的电容却是不好的。-对于细长的晶体管,不仅存在电容,细长的栅还会引入电阻。200u/1u50u/1uschoolofphye*basicsoficlayoutdesign器件尺寸设计:大尺寸器件的设计-我们将理想化的晶体管连接在栅电阻的末端,栅电容则连接在栅极和衬底之间。基本IC单元版图设计–CMOSlayoutSDGonoffonoffinputsignalofGinputsignalofAAschoolofphye*basicsoficlayoutdesign器件尺寸设计:大尺寸器件的设计-寄生栅电阻可减慢寄生电容的充放电速度,即存在一个RC时间常数。-晶体管的长度,即沟道长度,决定了晶体管开关的速度,因此,栅的长度是不允许改变的,同时,也必须维持相同的有效栅宽。-由于栅长和有效栅宽是不能改变的,也即栅面积,栅寄生电容不能改变,所以只有改变寄生电阻来改变RC时间常数,寄生电阻的改变可以通过并联n个1/n宽的晶体管来使得寄生电阻减少为原来的(1/n)2。-版图要尽量使用“源漏区共用”技术(源漏可以互换!).基本IC单元版图设计–CMOSlayoutSDGIIIIIIIVbigsizeMOSsplitintofourpartssimplemodeschoolofphye*basicsoficlayoutdesign器件连接技术:-poly能够作为引线使用。但是poly的电阻远大于金属,建议仅对非常短的距离采用poly连线。基本IC单元版图设计–CMOSlayoutschoolofphye*basicsoficlayoutdesign器件连接技术:-如果希望节省更多的面积,可以没有必要将源漏区的接触孔沿着整个沟道宽度方向都开出,此时可以将连线跨越器件而节省面积。多开接触孔的目的是为了减小器件的接触电阻,如果舍弃太多的接触孔,接触电阻可能会高于你的允许值。基本IC单元版图设计–CMOSlayoutschoolofphye*basicsoficlayoutdesign器件连接技术:-可以用金属线将分开的poly栅条连接起来,这种连接方法最可靠。-源漏共用、器件分裂和减少寄生是贯穿CMOS版图设计的基本技术。基本IC单元版图设计–CMOSlayoutschoolofphye*basicsoficlayoutdesign