1/7
文档分类:通信/电子

斩波稳零放大器的设计.doc


下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

特别说明:文档预览什么样,下载就是什么样。

0/100
您的浏览器不支持进度条
下载所得到的文件列表
斩波稳零放大器的设计.doc
文档介绍:
斩波稳零放大器的设计测控电路实验课程设计题目:ICL7650斩波稳零运算放大器的设计学院:核工程技术学院专业:测控技术与仪器班级:080221学号:08022102姓名:金稀红(组长)组员:娄亚鑫指导老师:谢军2011-6-23目录1、实验设计目的……………………………………………….32、实验元器件………………………………………………….33、ICL7650芯片介绍………………………………………….34、ICL7650芯片工作原理…………………………………….55、ICL7650芯片斩波稳零电路……………………………….66、实验结果…………………………………………………….87、实验心得…………………………………………………….8一、实验设计目的1、熟练掌握ICL7650芯片使用2、熟练掌握焊板的技巧3、使用ICL7650芯片进行斩波稳零运算放大电路的设计二、实验元器件ICL7650芯片1片、2K电阻2个、10k电阻1个、100k电阻1个、二极管4个、0.1uF电容2个、0.001uF电容3个、150pF电容一个、电源正负12V、导线若干。三、ICL7650芯片介绍ICL7650是Intersil公司利用动态校零技术和CMOS工艺制作的斩波稳零式高精度运放,它具有输入偏置电流小、失调小、增益高、共模抑制能力强、响应快、漂移低、性能稳定及价格低廉等优点。芯片结构ICL7650采用14脚双列直插式和8脚金属壳两种封装形式,图1所示是最常用的14脚双列直插式封装的引脚排列图。各引脚的功能说明如下:CEXTB:外接电容CEXTB;CEXTA:外接电容CEXTA;-IN:反相输入端;+IN:同相输入端;V-:负电源端;CRETN:CEXTA和CEXTB的公共端;OUTCLAMP:箝位端;OUTPUT:输出端;V+:正电源端;INTCLKOUT:时钟输出端;EXTCLKIN:时钟输入端;时钟控制端,可通过该端选择使用内部时钟或外部时钟。当选择外部时钟时,该端接负电源端(V-),并在时钟输入端(EXTCLKIN)引入外部时钟信号。当该端开路或接V+时,电路将使用内部时钟去控制其它电路的工作。四、ICL7650芯片工作原理ICL7650利用动态校零技术消除了CMOS器件固有的失调和漂移,从而摆脱了传统斩波稳零电路的束缚,克服了传统斩波稳零放大器的这些缺点。ICL7650的工作原理如图2所示。图中,MAIN是主放大器(CMOS运算放大器),NULL是调零放大器(CMOS高增益运算放大器)。电路通过电子开关的转换来进行两个阶段工作,第一是在内部时钟(OSC)的上半周期,电子开关A和B导通,和C断开,电路处于误差检测和寄存阶段;第二是在内部时钟的下半周期,电子开关和C导通,A和B断开,电路处于动态校零和放大阶段。由于ICL7650中的NULL运算放大器的增益A0N一般设计在100dB左右,因此,即使主运放MAIN的失调电压VOSN达到100mV,整个电路的失调电压也仅为1μV。由于以上两个阶段不断交替进行,和CM将各自所寄存的上一阶段结果送入运放MAIN、NULL的调零端,这使得图2所示电路几乎不存在失调和漂移,可见,ICL7650是一种高增益、高共模抑制比和具有双端输入功能的运算放大器。五、ICL7650芯片斩波稳零电路ICL7650除了具有普通运算放大器的特点和应 内容来自淘豆网www.taodocs.com转载请标明出处.