第8章 ASIC布局布线.ppt

,可分为布图阶段、布局阶段、布线阶段。布图规划阶段的输入来自系统划分和设计输入的输出——网表。布图规划是在布局之前,但我们将它们放在一起讨论。布局阶段的输出将给布线工具提供指导。在布图规划开始时我们有一个网表,它描述了电路模块,模块内的逻辑单元及其它们的连接。举例来说,下图1显示了一个Viterbi译码器,它由一组标准单元构成,单元旁边尚没有布线空间。我们可以把标准单元想象成为墙上的砖块,需要做的就是留下互连,即石灰浆空间(我们称这些空间为通道),并安排各个单元。下图2显示了这样一个已完成的墙面——在布图规划和布局阶段都结束后。到现在我们还没有做任何布线——它将留到以后进行——我们所完成的是对逻辑单元的布局,希望能够使总互连长度达到最小。?布图规划是将电路放置在一枚专用集成电路芯片上的第一部。其输入文件是一个层次式的网表文件,来自与前端设计或系统分片的输出。层次式网表的内容包括:功能块之间的互连;功能块中逻辑单元的端点。布图规划设计是将功能块安排在ASIC芯片上,是ASIC的逻辑表征对应于物理表征。下图所示,显示了互连延迟和门延迟随特征尺寸减少而变化的曲线,但却以不同的比率显示。这是因为最小宽度的互连电容将趋向于极限2pFcm-1而门延迟却继续下降。布图规则使我们能够通过估计互连的长度来预测其延迟。布图规划任务和目标:布图规划工具的输入是层次化网表,它描述模块(RAM,ROM,ALU,缓存控制器等)间的互连;模块内逻辑单元(NAND,NOR,D触发器等);以及逻辑单元的连接头(终端、引脚或端口都是指连接头)。网表是ASCI的逻辑描述,布图规划是ASIC的物理描述。布图规划就是逻辑描述(网表)映像到物理描述(布图规划)。布图规划的任务是:决定输入输出PAD的位置;决定电源PAD的数量和位置;决定电源配线的类型;决定时钟配线的类型和位置;安排芯片上固定功能块、可变功能块的位置;规划功能块之间的互连空间;减小功能块之间的互连线长度和信号延迟。布图规划设计的目标是减少芯片面积和减少延迟时间。度量面积很直接,但度量延迟就困难一些。基于单元设计的ASIC芯片中的功能块有两种,即可变功能块和固定功能块。利用布图规划设计工具可以对可变功能块进行重新划分,并改变功能块的形状以达到最佳的布图效果。