下载此文档

基于FPGA的多通道同步数据采集与处理系统的实现.pdf


文档分类:IT计算机 | 页数:约45页 举报非法文档有奖
1/45
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/45 下载此文档
文档列表 文档介绍
中南民族大学硕士学位论文
摘要
在干涉合成孔径声纳成像系统研究中,声纳信号采集与处理是该领域的主要
研究内容。为了获取干涉合成孔径声纳图像,需要对声纳信号进行较精确地同步
采集和实时处理,因而给干涉合成孔径声纳成像系统的研究提出了新的问题。为
了解决出现的问题,研究人员开展了大量的研究,取得了一些成效。但是,声纳
成像系统信号采集密度较大,信号采集的同步性、系统体积、功耗等都有较严格
的要求。针对这些要求,本论文根据可编程逻辑阵列(FPGA)集成度高、速度快、
设计灵活等特点,以 FPGA 为核心进行成像信号采集与处理系统的设计,并对关键
问题展开了研究,其主要研究内容包括以下几个方面:
1)根据干涉合成孔径声纳成像系统的任务和要求,给出了信号采集与处理子
系统的总体设计方案。该系统以 FPGA 为核心,以片上系统设计为基础,将 NIOS
软核处理器,以及系统所要求的数模转换器(ADC)的控制器、数据缓冲器、数据
传输控制器等主要功能模块集成在 FPGA 上,结合现有的外围器件和模块等,构建
了数据采集与处理系统。由于该系统利用了超大规模的 FPGA,使系统的集成度较
高,减小了系统地体积,降低了系统的功耗。
2)为了保证声纳信号采集的同步性,设计了数据采集同步控制的驱动模块。
为了完备的保留多通道声纳信号的相位信息和幅度信息,提出了一种联合控制、
同步驱动的策略对多通道采集进行管理,给出了 FPGA 平台上软 IP 核的设计方案。
仿真试验结果表明该 IP 核实现同步的精度高,且其移植方便。
3)给出了基于分布式算法的数字有限脉冲响应(FIR)滤波器的实现方法。
该方法将数字滤波器中固定系数的乘累加运算转换成查找表操作,避免了乘法运
算。查找表后的数据通过简单的加法操作完成数值运算,从而提高了滤波器的运
算速度。试验结果表明该方法不仅节省了 FPGA 的硬件资源,而且提高了系统速率。
根据本文提出的设计方法和实现策略,以 FPGA 为平台,利用 SOPC 设计技术,
完成了系统设计。该系统有效解决了多通道信号同步采样以及同步处理等技术难
点。实验结果表明:该系统同步性能好、运算速度快、控制能力强,且其功耗低,
运行稳定,满足应用要求。


关键词:干涉合成孔径声纳;同步采集;可编程片上系统;有限冲击响应滤波器;
分布式算法

I
基于 FPGA 的多通道同步数据采集与处理系统的实现
ABSTRACT
Signal acquisition and processing are major research contents in the field of
Interferometric Synthetic Aperture Sonar(InSAS). In order to obtain InSAS images,
signal acquisition must be synchronized accurately and processing must be real-time,
excerting new problems for the InSAS system. To solve these problems, the researchers
worked hard and achieved a lot. However, the sonar system has more stringent
requirements in signal synchronization, system size and power consumption. For these
purposes, the paper designed a signal acquisition and processing system based on FPGA.
The main research contents could be stated as follows:
1) According to the tasks and requirements of the InSAS imaging system, we
design the solution of signal acquisition and processing subsystem which is based on
FPGA. By SOC technique, ponents such as logic control module, NIOS
processor module, asynchronous FIFO module,

基于FPGA的多通道同步数据采集与处理系统的实现 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数45
  • 收藏数0 收藏
  • 顶次数0
  • 上传人DOC KING
  • 文件大小0 KB
  • 时间2011-11-12