96 verilog语法规定及实例.ppt

VerilogHDL第九章硬件描述语言简介HDL的含义HardwareDescriptionLanguageVerilogHDL与其他HDL比较VerilogHDL—“告诉我你想要电路做什么,我给你提供能实现这个功能的硬件电路”VHDL—和VerilogHDL类似ABEL、AHDL—“告诉我你想要什么样的电路,我给你提供这样的电路”什么是VerilogHDL能够对数字逻辑电路的功能和结构进行描述的一种高级编程语言PLD/FPGA的设计开发语言编写程序描述数字电路的功能与结构描述电路的功能描述电路的结构表达具有并行性VerilogHDL特点符合C语言语法****惯简单,容易上手,缩短培训时间,如果有数字电子技术和C语言的基础,稍加学****即可编写能实现的电路。但也仅仅是语法上的相似而已并发执行,多条语句可能同时执行,在硬件上,实现不同功能的电路在同一时刻工作具有时序的概念,硬件电路输入到输出存在延迟。语法规则死,纠错仿真功能弱,错误信息不完整,较C语言更难发现错误VerilogHDL语言的描述风格VerilogHDL语言的描述风格,或者说描述方式,又可分为三类行为型描述指对行为与功能进行描述,它只描述行为特征,而没有涉及到用什么样的时序逻辑电路来实现,因此是一种使用高级语言的方法,具有很强的通用性和有效性。数据流型描述指通过assign连续赋值实现组合逻辑功能的描述。结构型描述指描述实体连接的结构方式,它通常通过实例进行描述,将Verilog已定义的基元实例嵌入到语言中。2选1数据选择器及仿真研究moduleMux21(a,b,s,y); //---------------- inputa,b; inputs; outputy; assigny=(s==0)?a:b; //--------------endmodule //----------------?表达式2:表达式3数据流描述moduleMux21(a,b,s,y); inputa,b; inputs; outputy; wired,e; //--------------1 assignd=a&(~s); assigne=b&s; assigny=d|e; //--------------2endmodule