高速电路的印制板设计.pptx

,微电子技术的飞速发展,特别是数字化、高集成度、高可靠和小型化的片式元器件的出现,为电子整机产品向小型化、轻量化、高速度、高可靠、多功能的发展创造了有力的条件。电子产品的数字化和高速度,要求电路要在较高的频率或器件在较高的开关速度下工作,其电路的特性和安装元器件的印制电路板特性与一般中、低频电路及其印制电路板的特性有很大变化,设计和制造、测试的难度更大。高速电路已在IT、通讯和制导控制等系统的电子产品中得到广泛应用,这对安装电子元器件的印制电路板及其设计也提出了新的要求和挑战,印制电路的设计技术也必须应对这些挑战,以适应新的高速器件应用要求。高速电路设计,是一项复杂的电子设计工作,它包括两个方面,即高速的电路设计和高速电路印制板设计。这两个方面相互影响,又相互制约。高速信号在印制板上传输,会产生传输效应,可能引起信号的失真和不完整性,高速电路的印制板设计,就是要尽量减少或降低传输效应对电路的影响。做好高速电路印制板设计需要掌握复杂的高速电路理论及其计算,又要了解高速电路用印制板的特性,并要有一定的实践经验。本文将从高速电路及其印制板基材的特性入手,着重介绍高速电路用印制板的材料选择、布局、布线及各要素设计。企望能对高速电路的印制板设计者起到抛砖引玉的作用。:随着电子器件的发展,逻辑电路的集成度和工作频率越来越高,工作状态变换的边沿速率越来越快,使电子系统的设计复杂性、工作频率和集成度大大提高。当数字逻辑电路的频率达到或超过45~50MHz时,将会产生传输效应和信号完整性的问题。如果电路中工作在这个频率以上的部分,占整个电子系统30%以上或主频率在120MHz以上的部分占20%的电路通常称为高速电路。实际上,器件的快速上升和下降时间,使信号边沿的谐波频率比信号本身的频率高,所引起的传输效应要比工作频率引起的更为普遍。所以,高速电路传输线又可以理解为信号在导线中传输延时大于1/2数字器件上升沿时间(驱动端)时,则该导线为高速信号传输线。高速信号超过一定比例则该电路为高速电路。(impedance)电路中的导线供信号电流的传递用,在低频段主要呈电阻特性,遵循基本电阻定律即:R=ρ×L/s=ρL/:R-电阻;ρ-导线电阻率;L-导线长度;s-导线截面积;w-线宽度;t-导线厚度。纯铜材料的电阻率(ρ=×10-8Ω·m)很小,因此铜印制导线的电阻也很小,在直流或低频电路中印制导线较短时,线电阻可以忽略。当信号频率升高超过一定范围则呈现电感和电容特性,这时导线电阻称为阻抗(Z),包括电阻、感抗(jXL=2πfL)和容抗(Xc=1/2πfc),用公式表示为:Z=R+jXL+Xc在音频以上(>2kHz)导线均表现出感抗,当频率超过100kHz以上感抗超过电阻,而在高频中容抗不包括阻抗频率响应的方程中。所以印制板上的导线可以等效为串联的电阻、电感和并联的电阻、电容结构(见图2-1)图2-(characteristicimpedance)印制板上的传输线阻抗是瞬间变化的电压与电流之比即:Z=U/I,总的阻抗在高频时感抗和容抗远大于电阻分量,所以阻抗又可以用感抗和容抗表示,Zo=√Lo/Co。它与导线的宽度、厚度及相邻接地层的距离和基板材料的介电常数有关。所以在印制导线上的阻抗在高频或高速电路中称为特性阻抗(Zo)。传输线的特性阻抗一般为50~75Ω,如果阻抗的值太低,则驱动器会过载,功耗增加,从而产生热损耗,温升提高;如果阻抗值太高,将会产生更多的串扰,从而对敏感电路产生干扰,进而引起电磁干扰问题。,与信号接收端的阻抗不匹配或导线的阻抗与电路的传输延时要求不匹配,都会引起信号的最终状态不同和影响信号的完整性。根据不同的传输线模型,在电路上可能产生:信号反射、延时或时序错误、过冲与下冲、串扰、地弹、多次跨越逻辑电平阈限错误和电磁辐射等效应。这些效应统称为传输效应。(1)信号反射(Reflection)是指信号功率从源通过传输导线到达负载,如果源端与负载端阻抗相同,反射不会产生;如果源端与负载端的阻抗不匹配,在传输线上就会引起信号的反射,负载将一部分电压反射回源端,从而使信号轮廓失真变形。过长的走