利用Cadence Allegro进行PCB级的信号完整性仿真.pdf

现代电子技术 .,,. 年第 2 期总第-/3 期






















仿真与测试
收稿日期6 .,,.) ,0) ,/
利用




 进行

级的信号完整性仿真


 

 
  
   
         

李
新张
琳













H
T
 V]cH

$西安电子科技大学
西安
3-,,3-%
$西安大唐电信有限公司
西安
3-,,31%
$T
`
] Q 
a

( T

] ( 3-,,3-( ?
]%  $T

] @ ]]c P aa_ ( T

] ( 3-,,31( ?
]%
摘
要
在高速 L? > 设计过程中( 仅仅依靠个人经验布线( 往往存在巨大的局限性 利用? ]`a _a 的=ac
 软件
包对电路进行 L? > 级的仿真( 可以最优化线路布局( 极大地提高电路设计质量( 从而缩短设计周期 本文结合作者的
实际设计经验( 介绍使用?]`a_a的一般步骤并列举在使用过程中所发现的一些问题
关键词
高速 L? > 布线
=ac
 文件转换
信号完整性仿真


随着信息宽带化和高速化的发展( 以前的低速首先( 元件的焊盘名和封装名会出现问题( 在
L?> 已完全不能满足日益增长信息化发展的需要( 而 KN ?=@中合法的命名规则在= K 中则可能
高速 L?> 的出现将对硬件人员提出更高的要求(仅仅不合法 例如6 在 KN ?=@中可这样定义一个封装名
依靠自己的经验去布线( 会顾此失彼( 造成研发周期 O>C= 0 -
.3I 0 H/-0 S /-0 L/,0( 但是在转换至=H
过长( 浪费财力物力( 生产出来的产品不稳定 一般 K 的^
` 文件时会转变为 O>
认为高速 L?> 是指其数字信号边沿上升时间小于 0 C= -.3IH/-S /-L/,07 而在 KN ?=@中定义的焊盘
倍信号传输时延(这种高速 L?> 的信号线必须按照传名 ******@PE,
,/4T ,
,/. 在转换至= K 的^
`
输线理论去设计( 否则将会严重影响信号的完整性 文件时会转变为 ******@PE,[ ,/4T ,[ ,/.即( 它将封装
?]`a_a公司针对 L?> ***@a
c O 
`
 发布一个功能名的 0  删掉( 而将焊盘名的
 改为 [  有的
非常实用的高速电路设计及信号完整性分析的工具选焊盘名如果与= K 中的一些关键字重名(必须
件= K L? >利用这个仿真软件能够根据将其改名才能转换成功
叠层的排序( L?> 的介电常数( 介质的厚度( 信号层第二( 它会给 L?> 自动加上默认叠层( 然而 KN 
所处的位置以及线宽等等来判断某一 L?> 线条是否?=@中没有叠层的选项
属于微带线 带状线 宽带耦合带状线( 并且根据不第三( 它不能将原来的各种线宽 间距带到=H
同的计算公式自动计算出信号线的阻抗以及信号的反